( en | de | ru )

 

Disambiguierung von "Yoshimoto, Masahiko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Low-energy block-level instantaneous comparison 7T SRAM for dual modular redundancy.

, , , , , , und . IEICE Electron. Express, 9 (6): 470-476 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Masahiko Isaji

Kei Yoshimoto

 

Weitere Publikationen von Autoren mit dem selben Namen

A half-pel precision MPEG2 motion-estimation processor with concurrent three-vector search., , , , , , , , , und . IEEE J. Solid State Circuits, 30 (12): 1502-1509 (Dezember 1995)Normally Off ECG SoC With Non-Volatile MCU and Noise Tolerant Heartbeat Detector., , , , , , , , , und 4 andere Autor(en). IEEE Trans. Biomed. Circuits Syst., 9 (5): 641-651 (2015)A Counter-based Read Circuit Tolerant to Process Variation for 0.4-V Operating STT-MRAM., , , , , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2016)Design Choice in 45-nm Dual-Port SRAM - 8T, 10T Single End, and 10T Differential., , , , , , und . IPSJ Trans. Syst. LSI Des. Methodol., (2011)Parallelized viterbi processor for 5, 000-word large-vocabulary real-time continuous speech recognition FPGA system., , , , und . INTERSPEECH, Seite 1483-1486. ISCA, (2009)Multimodal Cardiovascular Information Monitor Using Piezoelectric Transducers for Wearable Healthcare., , , , und . J. Signal Process. Syst., 91 (9): 1053-1062 (2019)An ultra low power, realtime MPEG2 MP@HL motion estimation processor core with SIMD datapath architecture optimized for gradient descent search algorithm., , , , , , , , , und 3 andere Autor(en). CICC, Seite 167-170. IEEE, (2002)A 28-nm 484-fJ/writecycle 650-fJ/readcycle 8T Three-Port FD-SOI SRAM for Image Processor., , , , , , und . IEICE Trans. Electron., 99-C (8): 901-908 (2016)Data Transmission Scheduling Based on RTS/CTS Exchange for Periodic Data Gathering Sensor Networks., , , , und . IEICE Trans. Commun., 90-B (12): 3410-3418 (2007)A Low-Latency DMR Architecture with Fast Checkpoint Recovery Scheme., , , , , , , , und . IEICE Trans. Electron., 98-C (4): 333-339 (2015)