Autor der Publikation

Kopieren Löschen Diese Publikation zur Ablage hinzufügen
Community-Eintrag
Versionsverlauf dieses Eintrags
URL
DOI
BibTeX
EndNote
APA
Chicago
DIN 1505
Harvard
MSOffice XML

A Fully-Integrated Energy-Scalable Transformer Accelerator Supporting Adaptive Model Configuration and Word Elimination for Language Understanding on Edge Devices.

Z. Ji, H. Wang, M. Wang, W. Khwa, M. Chang, S. Han, und A. Chandrakasan. ISLPED, Seite 1-6. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

San San Lin

San San Hmwe

Abdul Hamied Khwaja

Thein Win

Zaw Win

Weitere Publikationen von Autoren mit dem selben Namen

Circuit design for beyond von Neumann applications using emerging memory: From nonvolatile logics to neuromorphic computing.W. Chen, W. Khwa, J. Li, W. Lin, H. Lin, Y. Liu, Y. Wang, H. Wu, H. Yang, und M. Chang. ISQED, Seite 23-28. IEEE, (2017)A 28nm Nonvolatile AI Edge Processor using 4Mb Analog-Based Near-Memory-Compute ReRAM with 27.2 TOPS/W for Tiny AI Edge Devices.T. Wen, J. Hung, H. Hsu, Y. Wu, F. Chang, C. Li, C. Chien, C. Su, W. Khwa, J. Wu und 8 andere Autor(en). VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)An 8-Mb DC-Current-Free Binary-to-8b Precision ReRAM Nonvolatile Computing-in-Memory Macro using Time-Space-Readout with 1286.4-21.6TOPS/W for Edge-AI Devices.J. Hung, Y. Huang, S. Huang, F. Chang, T. Wen, C. Su, W. Khwa, C. Lo, R. Liu, C. Hsieh und 4 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2022)34.2 A 16nm 96Kb Integer/Floating-Point Dual-Mode-Gain-Cell-Computing-in-Memory Macro Achieving 73.3-163.3TOPS/W and 33.2-91.2TFLOPS/W for AI-Edge Devices.W. Khwa, P. Wu, J. Wu, J. Su, H. Chen, Z. Ke, T. Chiu, J. Hsu, C. Cheng, Y. Chen und 5 andere Autor(en). ISSCC, Seite 568-570. IEEE, (2024)29.1 A 40nm 64Kb 56.67TOPS/W Read-Disturb-Tolerant Compute-in-Memory/Digital RRAM Macro with Active-Feedback-Based Read and In-Situ Write Verification.J. Yoon, M. Chang, W. Khwa, Y. Chih, M. Chang, und A. Raychowdhury. ISSCC, Seite 404-406. IEEE, (2021)A Heterogeneous RRAM In-Memory and SRAM Near-Memory SoC for Fused Frame and Event-Based Target Identification and Tracking.A. Lele, M. Chang, S. Spetalnick, B. Crafton, S. Konno, Z. Wan, A. Bhat, W. Khwa, Y. Chih, M. Chang und 1 andere Autor(en). IEEE J. Solid State Circuits, 59 (1): 52-64 (Januar 2024)A 7-nm Compute-in-Memory SRAM Macro Supporting Multi-Bit Input, Weight and Output and Achieving 351 TOPS/W and 372.4 GOPS.M. Sinangil, B. Erbagci, R. Naous, K. Akarvardar, D. Sun, W. Khwa, H. Liao, Y. Wang, und J. Chang. IEEE J. Solid State Circuits, 56 (1): 188-198 (2021)A 73.53TOPS/W 14.74TOPS Heterogeneous RRAM In-Memory and SRAM Near-Memory SoC for Hybrid Frame and Event-Based Target Tracking.M. Chang, A. Lele, S. Spetalnick, B. Crafton, S. Konno, Z. Wan, A. Bhat, W. Khwa, Y. Chih, M. Chang und 1 andere Autor(en). ISSCC, Seite 426-427. IEEE, (2023)A 2.38 MCells/mm2 9.81 -350 TOPS/W RRAM Compute-in-Memory Macro in 40nm CMOS with Hybrid Offset/IOFF Cancellation and ICELL RBLSL Drop Mitigation.S. Spetalnick, M. Chang, S. Konno, B. Crafton, A. Lele, W. Khwa, Y. Chih, M. Chang, und A. Raychowdhury. VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)A 65nm 4Kb algorithm-dependent computing-in-memory SRAM unit-macro with 2.3ns and 55.8TOPS/W fully parallel product-sum operation for binary DNN edge processors.W. Khwa, J. Chen, J. Li, X. Si, E. Yang, X. Sun, R. Liu, P. Chen, Q. Li, S. Yu und 1 andere Autor(en). ISSCC, Seite 496-498. IEEE, (2018)

BibSonomy

Disambiguierung von "Khwa, Win-San"