( en | de | ru )

 

Disambiguierung von "Saligram, Rakshith"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cryogenic CMOS as an Enabler for Low Power Dynamic Logic.

, , und . ISLPED, Seite 1-6. IEEE, (2023)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Saligram, Rakshith
Eine Person hinzufügen mit dem Namen Saligram, Rakshith
 

Weitere Publikationen von Autoren mit dem selben Namen

Multi-bit per-cell 1T SiGe Floating Body RAM for Cache Memory in Cryogenic Computing., , , , , , , und . VLSI Technology and Circuits, Seite 302-303. IEEE, (2022)Cryogenic CMOS as an Enabler for Low Power Dynamic Logic., , und . ISLPED, Seite 1-6. IEEE, (2023)Multilevel Signaling for High-Speed Chiplet-to-Chiplet Communication., , , und . VLSI-SoC (Selected Papers), Volume 621 von IFIP Advances in Information and Communication Technology, Seite 149-178. Springer, (2020)A 64-Bit Arm CPU at Cryogenic temperatures: Design Technology Co-Optimization for Power and Performance., , , , und . CICC, Seite 1-2. IEEE, (2021)Design of Parity Preserving Logic Based Fault Tolerant Reversible Arithmetic Logic Unit., , , , und . CoRR, (2013)Towards the design of fault tolerant reversible circuits components of ALU using new PCMF gate., und . ICACCI, Seite 862-867. IEEE, (2013)A Model Study of Multilevel Signaling for High-Speed Chiplet-to-Chiplet Communication in 2.5D Integration., , , und . VLSI-SOC, Seite 159-164. IEEE, (2020)CryoMem: A 4K-300K 1.3GHz eDRAM Macro with Hybrid 2T-Gain-Cell in a 28nm Logic Process for Cryogenic Applications., , und . CICC, Seite 1-2. IEEE, (2021)Design Space Exploration of Interconnect Materials for Cryogenic Operation: Electrical and Thermal Analyses., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 69 (11): 4610-4618 (2022)Design of Low Logical Cost Conservative Reversible Adders Using Novel PCTG.. ISED, Seite 46-51. IEEE Computer Society, (2013)