( en | de | ru )

 

Disambiguierung von "Sugibayashi, Tadahiko"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MRAM Cell Technology for Over 500-MHz SoC.

, , , , , , , und . IEEE J. Solid State Circuits, 42 (4): 830-838 (2007)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tadahiko Fujii

Tadahiko Iwashima

 

Weitere Publikationen von Autoren mit dem selben Namen

A 12-ns 8-Mbyte DRAM secondary cache for a 64-bit microprocessor., , , , und . IEEE J. Solid State Circuits, 35 (8): 1153-1158 (2000)Nonvolatile logic-in-memory array processor in 90nm MTJ/MOS achieving 75% leakage reduction using cycle-based power gating., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 194-195. IEEE, (2013)A delay circuit with 4-terminal magnetic-random-access-memory device for power-efficient time- domain signal processing., , , , , , , , , und 5 andere Autor(en). ISCAS, Seite 1588-1591. IEEE, (2014)MRAM Cell Technology for Over 500-MHz SoC., , , , , , , und . IEEE J. Solid State Circuits, 42 (4): 830-838 (2007)Writing Circuitry for Toggle MRAM to Screen Intermittent Failure Mode., , , , , und . IEICE Trans. Electron., 90-C (2): 531-535 (2007)28nm Atom-Switch FPGA: Static Timing Analysis and Evaluation., , , , , , , , , und 1 andere Autor(en). IEICE Trans. Electron., 105-C (10): 627-630 (Oktober 2022)Energy evaluation for two-level on-chip cache with non-volatile memory on mobile processors., , , , , und . ASICON, Seite 1-4. IEEE, (2013)ON-state retention of Atom Switch eNVM for IoT/AI Inference Solution., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 1-4. IEEE, (2020)A 2× logic density Programmable Logic array using atom switch fully implemented with logic transistors at 40nm-node and beyond., , , , , , , , , und 2 andere Autor(en). VLSI Circuits, Seite 1-2. IEEE, (2016)A highly-dense mixed grained reconfigurable architecture with overlay crossbar interconnect using via-switch., , , , , , , , , und 1 andere Autor(en). FPL, Seite 1-4. IEEE, (2016)