( en | de | ru )

 

Disambiguierung von "Kastensmidt, Fernanda Lima"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Desenvolvimento de Técnicas de Tolerância à Falhas para Componentes Programáveis por SRAM.

, , , und . RITA, 12 (1): 47-60 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Fernanda Schneider

Fernanda Rodriguez

Antonio Lima

Mourad Limam

Silvio Romero Frej Fonseca Lima

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploring the inherent fault tolerance of successive approximation algorithms under laser fault injection., , , und . LATS, Seite 1-6. IEEE, (2018)On the Optimal Design of Triple Modular Redundancy Logic for SRAM-based FPGAs, , , und . CoRR, (2007)Applying TMR in Hardware Accelerators Generated by High-Level Synthesis Design Flow for Mitigating Multiple Bit Upsets in SRAM-Based FPGAs., , , , und . ARC, Volume 10216 von Lecture Notes in Computer Science, Seite 202-213. (2017)Improving approximate-TMR using multi-objective optimization genetic algorithm., , , , , , und . LATS, Seite 1-6. IEEE, (2018)Comparative Analysis of Inference Errors in a Neural Network Implemented in SRAM-Based FPGA Induced by Neutron Irradiation and Fault Injection Methods., , , , und . SBCCI, Seite 1-6. IEEE, (2018)Combining fault tolerance and serialization effort to improve yield in 3D Networks-on-Chip., , , , , , , , und . ICECS, Seite 125-128. IEEE, (2013)Applying lockstep in dual-core ARM Cortex-A9 to mitigate radiation-induced soft errors., , und . LASCAS, Seite 1-4. IEEE, (2017)Impact of different transistor arrangements on gate variability., , , , , und . Microelectron. Reliab., (2018)Failure Mechanism and Sampling Frequency Dependency on TID Response of SAR ADCs., , , , , , , , , und 1 andere Autor(en). J. Electron. Test., 37 (3): 329-343 (2021)Application-Based Analysis of Register File Criticality for Reliability Assessment in Embedded Microprocessors., , , , und . J. Electron. Test., 31 (2): 139-150 (2015)