( en | de | ru )

 

Disambiguierung von "Mallik, Arindam"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Automatic Extraction of Pipeline Parallelism for Embedded Software Using Linear Programming.

, , , und . ICPADS, Seite 699-706. IEEE Computer Society, (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Stephan Mallik

Arindam Chatterjee

Arindam Khan

Mohammed Nazmul Ahsan Mallik

Samir Ansari {Arindam Ghosal, Vikash Kumar}

 

Weitere Publikationen von Autoren mit dem selben Namen

Low Power Correlating Caches for Network Processors., und . J. Low Power Electron., 1 (2): 108-118 (2005)A framework for automatic parallelization, static and dynamic memory optimization in MPSoC platforms., , , , , , und . DAC, Seite 549-554. ACM, (2010)Automatic parallelization of embedded software using hierarchical task graphs and integer linear programming., , und . CODES+ISSS, Seite 267-276. ACM, (2010)Dynamic Quantization Range Control for Analog-in-Memory Neural Networks Acceleration., , , , , , , , , und 2 andere Autor(en). ACM Trans. Design Autom. Electr. Syst., 27 (5): 46:1-46:21 (2022)A Case for Clumsy Packet Processors., und . MICRO, Seite 147-156. IEEE Computer Society, (2004)Tiny ci-SAR A/D Converter for Deep Neural Networks in Analog in-Memory Computation., , , , und . ISCAS, Seite 1823-1827. IEEE, (2022)Evaluating the Effects of FeFET Device Variability on Charge Sharing Based AiMC Accelerator., , , , , und . ISCAS, Seite 1-5. IEEE, (2023)Sequential 3D: Key integration challenges and opportunities for advanced semiconductor scaling., , , , , , , , , und 15 andere Autor(en). ICICDT, Seite 145-148. IEEE, (2018)MNEMEE: a framework for memory management and optimization of static and dynamic data in MPSoCs., , , und . CASES, Seite 257-258. ACM, (2010)Noise tolerant ternary weight deep neural networks for analog in-memory inference., , , , , , , und . IJCNN, Seite 1-8. IEEE, (2021)