( en | de | ru )

 

Disambiguierung von "Fujiwara, Hidehiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Processing of MLPerf Mobile Workloads Using Digital Compute-In-Memory Macros.

, , , , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 43 (4): 1191-1205 (April 2024)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Esther Fujiwara

 

Weitere Publikationen von Autoren mit dem selben Namen

A cost-effective 45nm 6T-SRAM reducing 50mV Vmin and 53% standby leakage with multi-Vt asymmetric halo MOS and write assist circuitry., , , , , , und . ISQED, Seite 438-441. IEEE, (2013)3.7-GHz Multi-Bank High-Current Single-Port Cache SRAM with 0.5V-1.4V Wide Voltage Range Operation in 3nm FinFET for HPC Applications., , , , , , , , und . VLSI Technology and Circuits, Seite 1-2. IEEE, (2023)A 12nm 121-TOPS/W 41.6-TOPS/mm2 All Digital Full Precision SRAM-based Compute-in-Memory with Configurable Bit-width For AI Edge Applications., , , , , , , , und . VLSI Technology and Circuits, Seite 24-25. IEEE, (2022)A 10T Non-Precharge Two-Port SRAM for 74% Power Reduction in Video Processing., , , , , , und . ISVLSI, Seite 107-112. IEEE Computer Society, (2007)34.4 A 3nm, 32.5TOPS/W, 55.0TOPS/mm2 and 3.78Mb/mm2 Fully-Digital Compute-in-Memory Macro Supporting INT12 × INT12 with a Parallel-MAC Architecture and Foundry 6T-SRAM Bit Cell., , , , , , , , , und 13 andere Autor(en). ISSCC, Seite 572-574. IEEE, (2024)12.1 A 7nm 256Mb SRAM in high-k metal-gate FinFET technology with write-assist circuitry for low-VMIN applications., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 206-207. IEEE, (2017)A stable chip-ID generating physical uncloneable function using random address errors in SRAM., , , , , , und . SoCC, Seite 143-147. IEEE, (2012)A 5-nm 135-Mb SRAM in EUV and High-Mobility Channel FinFET Technology With Metal Coupling and Charge-Sharing Write-Assist Circuitry Schemes for High-Density and Low-VMIN Applications., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 56 (1): 179-187 (2021)A 28-nm 1R1W Two-Port 8T SRAM Macro With Screening Circuitry Against Read Disturbance and Wordline Coupling Noise Failures., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (11): 2335-2344 (2018)Assessing uniqueness and reliability of SRAM-based Physical Unclonable Functions from silicon measurements in 45-nm bulk CMOS., , und . ISQED, Seite 523-528. IEEE, (2014)