( en | de | ru )

 

Disambiguierung von "Takamaeda-Yamazaki, Shinya"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
MP-GELU Bayesian Neural Networks: Moment Propagation by GELU Nonlinearity.

, und . CoRR, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Satoko Yamazaki

Shinya Sato

Shinya Minegishi

Noboru Yamazaki

Asuka Yamazaki

 

Weitere Publikationen von Autoren mit dem selben Namen

Cachet: Low-Overhead Integrity Verification on Metadata Cache in Secure Nonvolatile Memory Systems., und . IEEE Micro, 44 (1): 38-48 (Januar 2024)BRein Memory: A Single-Chip Binary/Ternary Reconfigurable in-Memory Deep Neural Network Accelerator Achieving 1.4 TOPS at 0.6 W., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 53 (4): 983-994 (2018)Accelerating Decision Tree Ensemble with Guided Branch Approximation., und . HEART, Seite 24-32. ACM, (2022)FPGA implementation of edge-guided pattern generation for motion-vector estimation of textureless objects., , , , , und . FPL, Seite 1. IEEE, (2017)Towards a Low-Power Accelerator of Many FPGAs for Stencil Computations., , und . ICNC, Seite 343-349. IEEE Computer Society, (2012)Protocomputing Architecture over a Digital Medium Aiming at Real-Time Video Processing., , , , , und . Complex., (2018)Ultrasmall: The smallest MIPS soft processor., , , , und . FPL, Seite 1-4. IEEE, (2014)flipSyrup: Cycle-accurate hardware simulation framework on abstract FPGA platforms., und . FPL, Seite 1-4. IEEE, (2014)A Tree-Based Checkpointing Architecture for the Dependability of FPGA Computing., , , und . IEICE Trans. Inf. Syst., 101-D (2): 288-302 (2018)MP-GELU Bayesian Neural Networks: Moment Propagation by GELU Nonlinearity., und . CoRR, (2022)