( en | de | ru )

 

Disambiguierung von "Gowda, Sudhir M."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Integrated transversal equalizers in high-speed fiber-optic systems.

, , , , , , und . IEEE J. Solid State Circuits, 38 (12): 2131-2137 (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sudhir Singh

Sudhir Bhiwapurkar

Sudhir Kumar

Sudhir Bhiwapurkar

Sudhir Bhiwapurkar

 

Weitere Publikationen von Autoren mit dem selben Namen

Custom design of CMOS low-power high-performance digital signal-processing macro for hard-disk-drive applications., , , , , und . IBM J. Res. Dev., 39 (1-2): 83-92 (1995)BSIM plus: an advanced SPICE model for submicron MOS VLSI circuits., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 13 (9): 1166-1170 (1994)Integrated transversal equalizers in high-speed fiber-optic systems., , , , , , und . IEEE J. Solid State Circuits, 38 (12): 2131-2137 (2003)Digital FIR filters for high speed PRML disk read channels., , , , , , , und . IEEE J. Solid State Circuits, 30 (12): 1517-1523 (Dezember 1995)A 10-Gb/s CMOS clock and data recovery circuit using a secondary delay-locked loop., , , , , , , und . CICC, Seite 81-84. IEEE, (2003)A 10Gb/s 5-Tap-DFE/4-Tap-FFE Transceiver in 90nm CMOS., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 213-222. IEEE, (2006)10+ Gb/s 90nm CMOS serial link demo in CBGA package., , , , , , , und . CICC, Seite 27-30. IEEE, (2004)Testing of Analog Neural Array-Processor Chips., , und . ICCD, Seite 118-121. IEEE Computer Society, (1991)10+ gb/s 90-nm CMOS serial link demo in CBGA package., , , , , , , und . IEEE J. Solid State Circuits, 40 (9): 1987-1991 (2005)A 10-Gb/s 5-Tap DFE/4-Tap FFE Transceiver in 90-nm CMOS Technology., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 41 (12): 2885-2900 (2006)