( en | de | ru )

 

Disambiguierung von "Palumbo, Gaetano"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Design Methodology for High-Speed Low-Power MCML Frequency Dividers.

, , und . ICECS, Seite 1308-1311. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Gaetano Romano

Gaetano Cicinnati

Gaetano Vitale

Gaetano Romano

Raffaele Gaetano

 

Weitere Publikationen von Autoren mit dem selben Namen

Impact of Supply Voltage Variations on Full Adder Delay: Analysis and Comparison., und . IEEE Trans. Very Large Scale Integr. Syst., 14 (12): 1322-1335 (2006)A Simple Circuit Approach to Reduce Delay Variations in Domino Logic Gates., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 59-I (10): 2292-2300 (2012)Design Procedures for Three-Stage CMOS OTAs With Nested-Miller Compensation., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 54-I (5): 933-940 (2007)Flip-Flop Energy/Performance Versus Clock Slope and Impact on the Clock Network Design., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 57-I (6): 1273-1286 (2010)Advances in Reversed Nested Miller Compensation., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 54-I (7): 1459-1470 (2007)Guest Editorial Special Issue on Selected Papers from PRIME 2017 and SMACD 2017., , , , , , , und . Integr., (2018)Analysis and evaluation of harmonic distortion in the tunnel diode oscillator., , und . ISCAS, IEEE, (2006)DET FF topologies: A detailed investigation in the energy-delay-area domain., , und . ISCAS, Seite 563-566. IEEE, (2011)Design of MUX, XOR and D-latch SCL gates., und . ISCAS (5), Seite 261-264. IEEE, (2003)A novel 1-V class-AB transconductor for improving speed performance in SC applications., und . ISCAS (1), Seite 153-156. IEEE, (2003)