Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 32nm 0.5V-supply dual-read 6T SRAM., , , , , , , , , und 5 andere Autor(en). CICC, Seite 1-4. IEEE, (2010)Custom circuit design as a driver of microprocessor performance., , , , , , und . IBM J. Res. Dev., 44 (6): 799-822 (2000)IBM POWER8 circuit design and energy optimization., , , , , , , , , und 13 andere Autor(en). IBM J. Res. Dev., (2015)The Design and Characterization of a Half-Volt 32 nm Dual-Read 6T SRAM., , , , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 58-I (9): 2010-2016 (2011)POWER7™, a Highly Parallel, Scalable Multi-Core High End Server Processor., , , , , , , , , und 14 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 145-161 (2011)Implementation of the CELL Broadband Engine in a 65nm SOI Technology Featuring Dual-Supply SRAM Arrays Supporting 6GHz at 1.3V., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 322-606. IEEE, (2007)The implementation of POWER7TM: A highly parallel and scalable multi-core high-end server processor., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 102-103. IEEE, (2010)Key features of the design methodology enabling a multi-core SoC implementation of a first-generation CELL processor., , , , , , , , , und 13 andere Autor(en). ASP-DAC, Seite 871-878. IEEE, (2006)The POWER8TM processor: Designed for big data, analytics, and cloud environments., , , , , , , , , und 10 andere Autor(en). ICICDT, Seite 1-4. IEEE, (2014)The design methodology and implementation of a first-generation CELL processor: a multi-core SoC., , , , , , , , , und 8 andere Autor(en). CICC, Seite 45-49. IEEE, (2005)