( en | de | ru )

 

Disambiguierung von "Njinda, Charles"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Efficient Testing of Clock Regenerator Circuits in Scan Designs.

, , , , und . DAC, Seite 95-100. ACM Press, (1997)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Charles Trenckle

Charles Horowitz

Charles Grard

Charles Zschau

Charles Asseke

 

Weitere Publikationen von Autoren mit dem selben Namen

Extraction of a High-level structural Representation from Circuit Descriptions with Applications to DFT/BIST., , und . DAC, Seite 345-356. ACM Press, (1994)How Seriously Do You Take Your Possible-Detect Faults?, , und . ITC, Seite 819-828. IEEE Computer Society, (1997)SWiTEST: A Switch Level Test Generation System for CMOS Combinational Circuits., , und . DAC, Seite 26-29. IEEE Computer Society Press, (1992)Optimal Sequencing of Scan Registers., , und . ITC, Seite 293-302. IEEE Computer Society, (1992)Generating a family of testable designs using the BILBO methodology., , und . J. Electron. Test., 4 (1): 71-89 (1993)A partitioning method for achieving maximal test concurrency in pseudo-exhaustive testing., , und . VTS, Seite 34-39. IEEE Computer Society, (1991)A Hierarchical DFT Architecture for Chip, Board and System Test/Debug.. ITC, Seite 1061-1071. IEEE Computer Society, (2004)SIESTA: a multi-facet scan design system., , , und . EURO-DAC, Seite 246-251. IEEE Computer Society Press, (1992)Efficient Testing of Clock Regenerator Circuits in Scan Designs., , , , und . DAC, Seite 95-100. ACM Press, (1997)Synthesis of Optimal 1-Hot Coded On-Chip Controllers for BIST Hardware., , und . ICCAD, Seite 236-239. IEEE Computer Society, (1991)