( en | de | ru )

 

Disambiguierung von "Dettloff, Wayne D."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 6.4/3.2/1.6 Gb/s low power interface with all digital clock multiplier for on-the-fly rate switching.

, , , , , , , , , und . CICC, Seite 1-4. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dettloff Schwerdtfeger

Wayne Coppins

Werner Dettloff

Matthias Dettloff

Frederick Dettloff

 

Weitere Publikationen von Autoren mit dem selben Namen

A 6.4Gb/s near-ground single-ended transceiver for dual-rank DIMM memory interface systems., , , , , , , , , und 6 andere Autor(en). ISSCC, Seite 306-307. IEEE, (2013)A fuzzy logic controller with reconfigurable, cascadable architecture., , und . ICCD, Seite 474-478. IEEE, (1989)The Omnitest System: A No-Generate, No-Compile, Interactive Test Methodology., und . ITC, Seite 572-576. IEEE Computer Society, (1989)A 6.4-Gb/s Near-Ground Single-Ended Transceiver for Dual-Rank DIMM Memory Interface Systems., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 49 (1): 127-139 (2014)VLSI Fuzzy Chip and Inference Accelerator Board Systems., , , und . ISMVL, Seite 120-127. IEEE Computer Society, (1991)BioSCAN: A VLSI-Based System for Biosequence Analysis., , , , , , , und . ICCD, Seite 504-509. IEEE Computer Society, (1991)A 6.4/3.2/1.6 Gb/s low power interface with all digital clock multiplier for on-the-fly rate switching., , , , , , , , , und . CICC, Seite 1-4. IEEE, (2012)A 32mW 7.4Gb/s protocol-agile source-series-terminated transmitter in 45nm CMOS SOI., , , , , , und . ISSCC, Seite 370-371. IEEE, (2010)