( en | de | ru )

 

Disambiguierung von "Raghavan, Praveen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Bias temperature instability analysis in SRAM decoder.

, , , , und . ETS, Seite 1. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Raghavan Vallur

Praveen Konidala

Paurush Praveen

Sarada Raghavan

Raghavan Chinnadurai

 

Weitere Publikationen von Autoren mit dem selben Namen

Exploiting finite precision information to guide data-flow mapping., , , , und . DAC, Seite 248-253. ACM, (2010)Vertical M1 Routing-Aware Detailed Placement for Congestion and Wirelength Reduction in Sub-10nm Nodes., , , , , und . DAC, Seite 51:1-51:6. ACM, (2017)Array Interleaving - An Energy-Efficient Data Layout Transformation., , , , und . ACM Trans. Design Autom. Electr. Syst., 20 (3): 44:1-44:26 (2015)Methodology for operation shuffling and L0 cluster generation for low energy heterogeneous VLIW processors., , , , und . ACM Trans. Design Autom. Electr. Syst., 12 (4): 41 (2007)Software Simultaneous Multi-Threading, a Technique to Exploit Task-Level Parallelism to Improve Instruction- and Data-Level Parallelism., , , , und . PATMOS, Volume 4148 von Lecture Notes in Computer Science, Seite 12-23. Springer, (2006)CMOS low-power transceivers for 60GHz multi Gbit/s communications., , , , , , , , , und 7 andere Autor(en). CICC, Seite 1-8. IEEE, (2013)The defect-centric perspective of device and circuit reliability - From individual defects to circuits., , , , , , , , , und 5 andere Autor(en). ESSDERC, Seite 218-225. IEEE, (2015)Joint hardware-software leakage minimization approach for the register file of VLIW embedded architectures., , , , , , und . Integr., 41 (1): 38-48 (2008)A Smaller, Faster, and More Energy-Efficient Complementary STT-MRAM Cell Uses Three Transistors and a Ground Grid: More Is Actually Less., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (4): 1204-1214 (2017)Exploration of Soft-Output MIMO Detector Implementations on Massive Parallel Processors., , , , , und . J. Signal Process. Syst., 64 (1): 75-92 (2011)