Autor der Publikation

A Variation-Tolerant MRAM-Backed-SRAM Cell for a Nonvolatile Dynamically Reconfigurable FPGA.

, , und . IEEE Trans. Circuits Syst. II Express Briefs, 62-II (6): 573-577 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A 1-to-6Gb/s phase-interpolator-based burst-mode CDR in 65nm CMOS., , , , und . ISSCC, Seite 154-156. IEEE, (2011)A pattern-guided adaptive equalizer in 65nm CMOS., , , , und . ISSCC, Seite 354-356. IEEE, (2011)Content-addressable memory (CAM) circuits and architectures: a tutorial and survey., und . IEEE J. Solid State Circuits, 41 (3): 712-727 (2006)A ternary content-addressable memory (TCAM) based on 4T static storage and including a current-race sensing scheme., , und . IEEE J. Solid State Circuits, 38 (1): 155-158 (2003)Design and Implementation of an On-Demand Maximum-Likelihood Sequence Estimation (MLSE)., , , , und . IEEE Open J. Circuits Syst., (2022)Jump Markov chains and rejection-free Metropolis algorithms., , , , , und . Comput. Stat., 36 (4): 2789-2811 (2021)On-chip measurement of data jitter with sub-picosecond accuracy for 10Gb/s multilane CDRs., , , , und . VLSIC, Seite 1-2. IEEE, (2014)A 3x blind ADC-based CDR for a 20 dB loss channel., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (6): 1658-1667 (2015)A Continuous-Time 0-3 MASH ADC Achieving 88 dB DR With 53 MHz BW in 28 nm CMOS., , , , und . IEEE J. Solid State Circuits, 49 (12): 2868-2877 (2014)Real-time sound localization using field-programmable gate arrays., , und . ICME, Seite 829-832. IEEE Computer Society, (2003)