( en | de | ru )

 

Disambiguierung von "Nakajima, Masami"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Design of Multiple-Valued Linear Digital Circuits for Highly Parallel Unary Operations.

, und . ISMVL, Seite 283-288. IEEE Computer Society, (1993)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Yoshimichi Nakajima

Chikako Nakajima

Nanako Nakajima

Masaki Nakajima

Masami Th Nagatomo

 

Weitere Publikationen von Autoren mit dem selben Namen

A scalable massively parallel processor for real-time image processing., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 334-335. IEEE, (2010)Design of Highly Parallel Linear Digital Circuits Based on Symbol-Level Redundancy., und . ISMVL, Seite 104-109. IEEE Computer Society, (1996)Implementation and evaluation of FAST corner detection on the massively parallel embedded processor MX-G., , , , , und . CVPR Workshops, Seite 157-162. IEEE Computer Society, (2011)Design of Multiple-Valued Linear Digital Circuits for Highly Parallel k-Ary Operations., und . ISMVL, Seite 223-230. IEEE Computer Society, (1994)A Scalable Massively Parallel Processor for Real-Time Image Processing., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (10): 2363-2373 (2011)A 20uA/MHz at 200MHz microcontroller with low power memory access scheme for small sensing nodes., , , und . COOL Chips, Seite 1-3. IEEE Computer Society, (2016)Design of a Processing Element Based on Quaternary Differential Logic for a Multi-Core SIMD Processor., , , , und . ISMVL, Seite 43. IEEE Computer Society, (2007)Design of Multiple-Valued Linear Digital Circuits for Highly Parallel Unary Operations., und . ISMVL, Seite 283-288. IEEE Computer Society, (1993)Heterogeneous multicore SoC for secure multimedia applications., , , , , , , , , und 5 andere Autor(en). CICC, Seite 675-678. IEEE, (2008)A 40GOPS 250mW massively parallel processor based on matrix architecture., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 1616-1625. IEEE, (2006)