Autor der Publikation

A 130 mV SRAM With Expanded Write and Read Margins for Subthreshold Applications.

, , , und . IEEE J. Solid State Circuits, 46 (2): 520-529 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Crosstalk-insensitive via-programming ROMs using content-aware design framework., , und . IEEE Trans. Circuits Syst. II Express Briefs, 53-II (6): 443-447 (2006)Wide VDD Embedded Asynchronous SRAM With Dual-Mode Self-Timed Technique for Dynamic Voltage Systems., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (8): 1657-1667 (2009)eTag: Tag-Comparison in Memory to Achieve Direct Data Access based on eDRAM to Improve Energy Efficiency of DRAM Cache., , , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (4): 858-868 (2017)A Sub-0.3 V Area-Efficient L-Shaped 7T SRAM With Read Bitline Swing Expansion Schemes Based on Boosted Read-Bitline, Asymmetric-VTH Read-Port, and Offset Cell VDD Biasing Techniques., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (10): 2558-2569 (2013)Noise-Immune Embedded NAND-ROM Using a Dynamic Split Source-Line Scheme for VDDmin and Speed Improvements., , , , , und . IEEE J. Solid State Circuits, 45 (10): 2142-2155 (2010)Introduction to the Special Issue on the 2019 IEEE International Solid-State Circuits Conference (ISSCC)., , , und . IEEE J. Solid State Circuits, 55 (1): 3-5 (2020)A ReRAM-Based 4T2R Nonvolatile TCAM Using RC-Filtered Stress-Decoupled Scheme for Frequent-OFF Instant-ON Search Engines Used in IoT and Big-Data Processing., , , , , , , , , und . IEEE J. Solid State Circuits, 51 (11): 2786-2798 (2016)A Resistance Drift Compensation Scheme to Reduce MLC PCM Raw BER by Over 100× for Storage Class Memory Applications., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 52 (1): 218-228 (2017)17.5 A 3T1R nonvolatile TCAM using MLC ReRAM with Sub-1ns search time., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 1-3. IEEE, (2015)A 65nm 1Mb nonvolatile computing-in-memory ReRAM macro with sub-16ns multiply-and-accumulate for binary DNN AI edge processors., , , , , , , , , und 7 andere Autor(en). ISSCC, Seite 494-496. IEEE, (2018)