( en | de | ru )

 

Disambiguierung von "Campi, Fabio"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
RTL-to-layout implementation of an embedded coarse grained architecture for dynamically reconfigurable computing in systems-on-chip.

, , , , , , , , , , , , und . SoC, Seite 110-113. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Maria Angela Campisi

Gamma-ray bursts and their host galaxies from cosmological simulation. Uni München, (2009)

Valentina Campi

José Ignacio Campino Johnson

Paolo Campigotto

Ignacio Campino Johnson

 

Weitere Publikationen von Autoren mit dem selben Namen

Reconfigurable hardware: The holy grail of matching performance with programming productivity., , , , und . FPL, Seite 409-414. IEEE, (2008)Routing architecture for multi-context FPGAs., , , , , und . FPGA, Seite 246. ACM, (2004)A VLIW processor with reconfigurable instruction set for embedded applications., , , , , und . IEEE J. Solid State Circuits, 38 (11): 1876-1886 (2003)An Interconnect Strategy for a Heterogeneous, Reconfigurable SoC., , , , , , , , , und 2 andere Autor(en). IEEE Des. Test Comput., 25 (5): 442-451 (2008)A FPGA Implementation of An Open-Source Floating-Point Computation System., , , , , und . SoC, Seite 29-32. IEEE, (2005)A multi-core signal processor for heterogeneous reconfigurable computing., , , , , , , , , und 3 andere Autor(en). SoC, Seite 106-109. IEEE, (2009)Interactive presentation: Implementation of AES/Rijndael on a dynamically reconfigurable architecture., , , und . DATE, Seite 355-360. EDA Consortium, San Jose, CA, USA, (2007)Improving Electro-Magnetic Interference of Embedded Systems Through Jittered-Delay Desynchronization., , , und . J. Low Power Electron., 6 (4): 607-615 (2010)Compact Buffered Routing Architecture., , , , , und . FPL, Volume 3203 von Lecture Notes in Computer Science, Seite 179-188. Springer, (2004)A flexible LUT-based carry chain for FPGAs., , , und . ISCAS (5), Seite 133-136. IEEE, (2003)