( en | de | ru )

 

Disambiguierung von "Chang, Hsie-Chia"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
An MPCN-Based BCH Codec Architecture With Arbitrary Error Correcting Capability.

, , , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (7): 1235-1244 (2015)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sheng-Chia Chang

William Ockham's view on human capability. Uni Frankfurt Main, (2009)

Chia-Ling Chang

Chia-Pin Chang

Chia-Yin Chang

Chia-Tche Chang

 

Weitere Publikationen von Autoren mit dem selben Namen

A low power turbo/Viterbi decoder for 3GPP2 applications., , , und . IEEE Trans. Very Large Scale Integr. Syst., 14 (4): 426-430 (2006)A Universal VLSI Architecture for Reed-Solomon Error-and-Erasure Decoders., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 56-I (9): 1960-1967 (2009)A 1.86mJ/Gb/query bit-plane payload machine learning processor in 90nm CMOS., , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2018)Iterative Decoding Algorithms for a Class of Non-Binary Two-Step Majority-Logic Decodable Cyclic Codes., und . IEEE Trans. Commun., 62 (6): 1779-1789 (2014)Generalized Globally-Coupled Low-Density Parity-Check Codes., , und . ITW, Seite 1-5. IEEE, (2018)Area-efficient TFM-based stochastic decoder design for non-binary LDPC codes., , , , und . ISCAS, Seite 409-412. IEEE, (2014)An improved soft BCH decoder with one extra error compensation., , und . ISCAS, Seite 3941-3944. IEEE, (2010)A self-compensation fixed-width booth multiplier and its 128-point FFT applications., , und . ISCAS, IEEE, (2006)A 3.46 Gb/s (9141, 8224) LDPC-based ECC scheme and on-line channel estimation for solid-state drive applications., , , , und . ISCAS, Seite 1450-1453. IEEE, (2015)A 26.9 K 314.5 Mb/s Soft (32400, 32208) BCH Decoder Chip for DVB-S2 System., , , und . IEEE J. Solid State Circuits, 45 (11): 2330-2340 (2010)