( en | de | ru )

 

Disambiguierung von "Chen, Yen-Lung"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 975-mW Fully Integrated Genetic Variant Discovery System-on-Chip in 28 nm for Next-Generation Sequencing.

, , , , , , , , , , , , und . IEEE J. Solid State Circuits, 56 (1): 123-135 (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tze-Lung Chen

Yen-Chih Chen

Yen-Ta Chen

Shing-lung Chen

Chen-Shyong Yen

 

Weitere Publikationen von Autoren mit dem selben Namen

Simultaneous optimization for low dropout regulator and its error amplifier with process variation., , , , und . VLSI-DAT, Seite 1-4. IEEE, (2014)A fast heuristic approach for parametric yield enhancement of analog designs., , , und . ACM Trans. Design Autom. Electr. Syst., 17 (3): 35:1-35:20 (2012)Stochastic Data-driven Hardware Resilience to Efficiently Train Inference Models for Stochastic Hardware Implementations., , und . ICASSP, Seite 1388-1392. IEEE, (2019)Neural Network Training With Stochastic Hardware Models and Software Abstractions., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 68 (4): 1532-1542 (2021)A Fully Integrated End-to-End Genome Analysis Accelerator for Next-Generation Sequencing., , , , , , , , , und 1 andere Autor(en). ISSCC, Seite 44-45. IEEE, (2023)A 3-D IC for Mitigating Energy of Memory Accessing and Data Movement in Accelerator- Based Streaming Architectures., , und . IEEE J. Solid State Circuits, 54 (6): 1778-1788 (2019)REscope: High-dimensional Statistical Circuit Simulation towards Full Failure Region Coverage., , , , und . DAC, Seite 82:1-82:6. ACM, (2014)21.1 A Fully Integrated Genetic Variant Discovery SoC for Next-Generation Sequencing., , , , , , , , , und 3 andere Autor(en). ISSCC, Seite 322-324. IEEE, (2020)Automatic circuit sizing technique for the analog circuits with flexible TFTs considering process variation and bending effects., , , und . DATE, Seite 1458-1461. EDA Consortium San Jose, CA, USA / ACM DL, (2013)A High-Throughput FPGA Accelerator for Short-Read Mapping of the Whole Human Genome., , , und . IEEE Trans. Parallel Distributed Syst., 32 (6): 1465-1478 (2021)