( en | de | ru )

 

Disambiguierung von "U, Seng-Pan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
22.4 A reconfigurable bidirectional wireless power transceiver with maximum-current charging mode and 58.6% battery-to-battery efficiency.

, , , und . ISSCC, Seite 376-377. IEEE, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Peter Seng

Stefan Seng

Katja Seng

Helmut Seng

Gerhard Seng

 

Weitere Publikationen von Autoren mit dem selben Namen

A novel low-voltage finite-gain compensation technique for high-speed reset- and switched-opamp circuits., , und . ISCAS, IEEE, (2006)On the Design of a Programmable-Gain Amplifier With Built-In Compact DC-Offset Cancellers for Very Low-Voltage WLAN Systems., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 55-I (2): 496-509 (2008)A 10-bit 500-MS/s Partial-Interleaving Pipelined SAR ADC With Offset and Reference Mismatch Calibrations., , , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (1): 354-363 (2017)A 50-fJ 10-b 160-MS/s Pipelined-SAR ADC Decoupled Flip-Around MDAC and Self-Embedded Offset Cancellation., , , , , und . IEEE J. Solid State Circuits, 47 (11): 2614-2626 (2012)A 16-mW 1-GS/s With 49.6-dB SNDR TI-SAR ADC for Software-Defined Radio in 65-nm CMOS., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (3): 572-583 (2018)Generalized Circuit Techniques for Low-Voltage High-Speed Reset- and Switched-Opamps., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 55-I (8): 2188-2201 (2008)Metastablility in SAR ADCs., , , , , und . IEEE Trans. Circuits Syst. II Express Briefs, 64-II (2): 111-115 (2017)A 4.2-mW 77.1-dB SNDR 5-MHz BW DT 2-1 MASH Δ Σ Modulator With Multirate Opamp Sharing., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 64-I (10): 2641-2654 (2017)A frequency up-conversion and two-step channel selection embedded CMOS D/A interface., , , , und . ISCAS (1), Seite 392-395. IEEE, (2005)An 11b 60MS/s 2.1mW two-step time-interleaved SAR-ADC with reused S&H., , , , , , , , und . ESSCIRC, Seite 218-221. IEEE, (2010)