( en | de | ru )

 

Disambiguierung von "Park, Jongsun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Replacing eFlash with STTRAM in IoTs: Security Challenges and Solutions.

, , , und . J. Hardw. Syst. Secur., 1 (4): 328-339 (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Sungjune Park

Rosemary Park

Jinhyung Park

Kwan Park

June Park

 

Weitere Publikationen von Autoren mit dem selben Namen

Priority Based Error Correction Code (ECC) for the Embedded SRAM Memories in H.264 System., , , und . J. Signal Process. Syst., 73 (2): 123-136 (2013)Adaptive Clock Generation Technique for Variation-Aware Subthreshold Logics., , und . IEEE Trans. Circuits Syst. II Express Briefs, 59-II (9): 587-591 (2012)FTFD: an informatics pipeline supporting phylogenomic analysis of fungal transcription factors., , , , , , , , , und 5 andere Autor(en). Bioinform., 24 (7): 1024-1025 (2008)Domain wall memory based digital signal processors for area and energy-efficiency., , , und . DAC, Seite 64:1-64:6. ACM, (2015)Domain Wall Memory based Convolutional Neural Networks for Bit-width Extendability and Energy-Efficiency., , und . ISLPED, Seite 332-337. ACM, (2016)Spin Orbit Torque Device based Stochastic Multi-bit Synapses for On-chip STDP Learning., , und . ISLPED, Seite 21:1-21:6. ACM, (2018)Low Cost Hardware Implementation of LEA-128 Encryption using Bit-Serial Technique., , und . ISOCC, Seite 46-47. IEEE, (2018)Energy-efficient Hardware Architecture and VLSI Implementation of a Polyphase Channelizer with Applications to Subband Adaptive Filtering., , , , , , und . J. Signal Process. Syst., 58 (2): 125-137 (2010)Bit Parallel 6T SRAM In-memory Computing with Reconfigurable Bit-Precision., , , , und . DAC, Seite 1-6. IEEE, (2020)Low Area and Low Power Threshold Implementation Design Technique for AES S-Box., , und . IEEE Trans. Circuits Syst. II Express Briefs, 70 (3): 1169-1173 (März 2023)