( en | de | ru )

 

Disambiguierung von "Zhou, Kuan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A Novel Multi-Speed, Power Saving Architecture for SiGe HBT FPGA.

, , , , , , , und . Engineering of Reconfigurable Systems and Algorithms, Seite 181-187. CSREA Press, (2003)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zhou Zhou

Pei Kuang

Zhou Zhou

Kuan Tong

Kuan Yang

 

Weitere Publikationen von Autoren mit dem selben Namen

Dynamic Block Size Adjustment and Workload Balancing Strategy Based on CPU-GPU Heterogeneous Platform., , , und . ISPA/BDCloud/SocialCom/SustainCom, Seite 999-1006. IEEE, (2019)Fast SiGe HBT BiCMOS FPGAs with New Architecture and Power Saving Techniques., , , , , , und . FPL, Volume 2438 von Lecture Notes in Computer Science, Seite 414-423. Springer, (2002)Gigahertz SiGe BiCMOS FPGAs with new architectures and novel power management schemes., , , , , , , und . FPT, Seite 182-188. IEEE, (2002)The gigahertz FPGA: design consideration and applications., , , , , , , , , und . FPGA, Seite 248. ACM, (2004)On-chip dynamic programming networks using 3D-TSV integration., , , , , , und . ICSAMOS, Seite 318-325. IEEE, (2011)Impact of Deep-Trench-Isolation-Sharing Techniques on Ultrahigh-Speed Digital Systems., und . IEEE Trans. Circuits Syst. II Express Briefs, 56-II (10): 778-782 (2009)3D direct vertical interconnect microprocessors test vehicle., , , , , und . ACM Great Lakes Symposium on VLSI, Seite 141-146. ACM, (2003)A scalable 2 V, 20 GHz FPGA using SiGe HBT BiCMOS technology., , , , , und . FPGA, Seite 145-153. ACM, (2003)Gigahertz FPGA by SiGe BiCMOS Technology for Low Power, High Speed Computing with 3-D Memory., , , , , , , , , und . FPL, Volume 2778 von Lecture Notes in Computer Science, Seite 11-20. Springer, (2003)A four-bit full adder implemented on fast SiGe FPGAs with novel power control scheme., , , , , , , , und . FPGA, Seite 248. ACM, (2003)