Autor der Publikation

A novel DRAM architecture as a low leakage alternative for SRAM caches in a 3D interconnect context.

, , , , und . DATE, Seite 929-933. IEEE, (2009)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A flexible, ultra-low power 35pJ/pulse digital back-end for a QAC UWB receiver., und . ESSCIRC, Seite 236-239. IEEE, (2007)A dual port dual width 90nm SRAM with guaranteed data retention at minimal standby supply voltage., und . ESSCIRC, Seite 290-293. IEEE, (2008)A 16nm 128kB high-density fully digital In Memory Compute macro with reverse SRAM pre-charge achieving 0.36TOPs/mm2, 256kB/mm2 and 23. 8TOPs/W., , , und . ESSCIRC, Seite 409-412. IEEE, (2023)Dual-Input Pseudo-CMOS Logic for Digital Applications on Flexible Substrates., , und . ESSCIRC, Seite 255-258. IEEE, (2021)UML 2 and SysML: An Approach to Deal with Complexity in SoC/NoC Design., und . DATE, Seite 716-717. IEEE Computer Society, (2005)Embedded HW/SW platform for on-the-fly testing of true random number generators., , , , und . DATE, Seite 345-350. ACM, (2015)A High speed, Low Voltage to High Voltage Level Shifter in Standard 1.2V 0.13μm CMOS., , und . ICECS, Seite 668-671. IEEE, (2006)Effect of material parameters on two-dimensional materials based TFETs: An energy-delay perspective., , , , , , und . ESSCIRC, Seite 55-58. IEEE, (2016)On the Combined Impact of Soft and Medium Gate Oxide Breakdown and Process Variability on the Parametric Figures of SRAM components., , , und . MTDT, Seite 71-76. IEEE Computer Society, (2006)Circuits and systems engineering education through interdisciplinary team-based design projects., , , , , , , und . ISCAS, Seite 1195-1198. IEEE, (2011)