Autor der Publikation

Partitioning Variables across Register Windows to Reduce Spill Code in a Low-Power Processor.

, , , , , , und . IEEE Trans. Computers, 54 (8): 998-1012 (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Current-mode clock distribution., und . ISCAS, Seite 1203-1206. IEEE, (2014)Process-induced skew reduction in nominal zero-skew clock trees., , und . ASP-DAC, Seite 84-89. IEEE, (2006)Non-uniform clock mesh optimization with linear programming buffer insertion., , und . DAC, Seite 74-79. ACM, (2010)CMCS: Current-Mode Clock Synthesis., und . IEEE Trans. Very Large Scale Integr. Syst., 25 (3): 1054-1062 (2017)Dynamic voltage scaling for SEU-tolerance in low-power memories., und . VLSI-SoC, Seite 207-212. IEEE, (2012)High-Performance, Low-Power Resonant Clocking: Embedded tutorial., und . ICCAD, Seite 742-745. ACM, (2012)Partitioning Variables across Register Windows to Reduce Spill Code in a Low-Power Processor., , , , , , und . IEEE Trans. Computers, 54 (8): 998-1012 (2005)VAR-TX: A variability-aware SRAM model for predicting the optimum architecture to achieve minimum access-time for yield enhancement in nano-scaled CMOS., , und . ISQED, Seite 506-515. IEEE, (2012)HCDN: Hybrid-Mode Clock Distribution Networks., und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (1): 251-262 (2019)DCMCS: Highly Robust Low-Power Differential Current-Mode Clocking and Synthesis., , , und . IEEE Trans. Very Large Scale Integr. Syst., 26 (10): 2108-2117 (2018)