Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Bringing up a chip on the cheap., , , , , und . IEEE Des. Test, 29 (6): 57-65 (2012)An area-efficient minimum-time FFT schedule using single-ported memory., , , und . VLSI-SoC, Seite 39-44. IEEE, (2013)Evaluating programmable architectures for imaging and vision applications., , , , , und . MICRO, Seite 52:1-52:13. IEEE Computer Society, (2016)Building Conflict-Free FFT Schedules., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 62-I (4): 1146-1155 (2015)Amber: A 367 GOPS, 538 GOPS/W 16nm SoC with a Coarse-Grained Reconfigurable Array for Flexible Acceleration of Dense Linear Algebra., , , , , , , , , und 13 andere Autor(en). VLSI Technology and Circuits, Seite 70-71. IEEE, (2022)Code Optimization Across Procedures., und . Computer, 22 (2): 42-50 (1989)Amber: A 16-nm System-on-Chip With a Coarse- Grained Reconfigurable Array for Flexible Acceleration of Dense Linear Algebra., , , , , , , , , und 12 andere Autor(en). IEEE J. Solid State Circuits, 59 (3): 947-959 (März 2024)Improving Energy Efficiency of CGRAs with Low-Overhead Fine-Grained Power Domains., , , , , , , , , und 1 andere Autor(en). ACM Trans. Reconfigurable Technol. Syst., 16 (2): 26:1-26:28 (Juni 2023)Understanding sources of ineffciency in general-purpose chips., , , , , , , , und . Commun. ACM, 54 (10): 85-93 (2011)Intermediate representations for controllers in chip generators., , , , , und . DATE, Seite 1394-1399. IEEE, (2011)