( en | de | ru )

 

Disambiguierung von "Chen, Jwu E."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Factorization of Multi-Valued Logic Functions.

, , und . ISMVL, Seite 164-169. IEEE Computer Society, (1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chen Chen

Chen Chen

Shih Chen Chen

Yi-Chen Chen

Chen-Loung Chen

 

Weitere Publikationen von Autoren mit dem selben Namen

Nested Quantization Index Modulation for Reversible Watermarking and Its Application to Healthcare Information Management Systems., , , , und . Comput. Math. Methods Medicine, (2012)Placement Optimization for Yield Improvement of Switched-Capacitor Analog Integrated Circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 29 (2): 313-318 (2010)Yield-award placement optimization for Switched-Capacitor analog integrated circuits., , , und . SoCC, Seite 170-173. IEEE, (2011)A Multilayer Data Copy Test Data Compression Scheme for Reducing Shifting-in Power for Multiple Scan Design., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 15 (7): 767-776 (2007)Automatic Inspection for Wafer Defect Pattern Recognition with Unsupervised Clustering., , , , , , , , , und 2 andere Autor(en). ETS, Seite 1-2. IEEE, (2021)Application of Three-Repetition Tests Scheme to Improve Integrated Circuits Test Quality to Near-Zero Defect., und . Sensors, 22 (11): 4158 (2022)Fanout fault analysis for digital logic circuits., , , und . Asian Test Symposium, Seite 33-39. IEEE Computer Society, (1995)Is IDDQ testing not applicable for deep submicron VLSI in year 2011?, , , und . Asian Test Symposium, Seite 338-343. IEEE Computer Society, (2000)Adaptive Encoding Scheme for Test Volume/Time Reduction in SoC Scan Testing., , und . Asian Test Symposium, Seite 324-329. IEEE Computer Society, (2005)Fault Analysis on Two-Level (K+1)-Valued Logic Circuits., , und . ISMVL, Seite 181-188. IEEE Computer Society, (1992)