( en | de | ru )

 

Disambiguierung von "Kimura, Katsutaka"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
High reliability electron-ejection method for high density flash memories.

, , , , , und . IEEE J. Solid State Circuits, 30 (12): 1554-1562 (Dezember 1995)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

T Kimura

Shuji Kimura

Naoji Kimura

Ikuo Kimura

Sachiko Kimura

 

Weitere Publikationen von Autoren mit dem selben Namen

A precise on-chip voltage generator for a gigascale DRAM with a negative word-line scheme., , , , , , , und . IEEE J. Solid State Circuits, 34 (8): 1084-1090 (1999)Bit-line clamped sensing multiplex and accurate high voltage generator for quarter-micron flash memories., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 31 (11): 1590-1600 (1996)A low-impedance open-bitline array for multigigabit DRAM., , , , , , , und . IEEE J. Solid State Circuits, 37 (4): 487-498 (2002)A single 1.5-V digital chip for a 106 synapse neural network., , , , und . IEEE Trans. Neural Networks, 4 (3): 387-393 (1993)20-Mb/s erase/record flash memory by asymmetrical operation., , , , und . IEEE J. Solid State Circuits, 33 (1): 119-125 (1998)A multigigabit DRAM technology with 6F2 open-bitline cell, distributed overdriven sensing, and stacked-flash fuse., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 36 (11): 1721-1727 (2001)The charge-share modified (CSM) precharge-level architecture for high-speed and low-power ferroelectric memory., , , , , und . IEEE J. Solid State Circuits, 32 (5): 655-661 (1997)Internal voltage generator for low voltage, quarter-micrometer flash memories., , , , , und . IEEE J. Solid State Circuits, 33 (1): 126-132 (1998)High reliability electron-ejection method for high density flash memories., , , , , und . IEEE J. Solid State Circuits, 30 (12): 1554-1562 (Dezember 1995)