Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Chip Self-Organization and Fault Tolerance in Massively Defective Multicore Arrays., , , und . IEEE Trans. Dependable Secur. Comput., 8 (2): 207-217 (2011)The future of fault tolerant computing., , , , und . IOLTS, Seite 108-109. IEEE, (2015)Software-Based Self-Testing of Symmetric Shared-Memory Multiprocessors., , , und . IEEE Trans. Computers, 58 (12): 1682-1694 (2009)Software-Based Self Test Methodology for On-Line Testing of L1 Caches in Multithreaded Multicore Architectures., , , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (4): 786-790 (2013)Effective software-based self-test strategies for on-line periodic testing of embedded processors., und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 24 (1): 88-99 (2005)Instruction-Based Self-Testing of Processor Cores., , , und . J. Electron. Test., 19 (2): 103-112 (2003)Statistical Analysis of Multicore CPUs Operation in Scaled Voltage Conditions., , , und . IEEE Comput. Archit. Lett., 17 (2): 109-112 (2018)Reliability challenges of real-time systems in forthcoming technology nodes., , , , , und . DATE, Seite 129-134. EDA Consortium San Jose, CA, USA / ACM DL, (2013)Soft Error Effects on Arm Microprocessors: Early Estimations Versus Chip., , , , und . Computer, 56 (7): 4-6 (2023)Exceeding Conservative Limits: A Consolidated Analysis on Modern Hardware Margins., , , , , , , und . CoRR, (2020)