( en | de | ru )

 

Disambiguierung von "Wei, Shaojun"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Minimizing Pipeline Stalls in Distributed-Controlled Coarse-Grained Reconfigurable Arrays with Triggered Instruction Issue and Execution.

, , , , , , und . DAC, Seite 71:1-71:6. ACM, (2017)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shaojun Lu

Shaojun Tong

Wei Wei

Wei Wei

Wei Wei

 

Weitere Publikationen von Autoren mit dem selben Namen

LCP: a layer clusters paralleling mapping method for accelerating inception and residual networks on FPGA., , , , , und . DAC, Seite 16:1-16:6. ACM, (2018)An efficient kernel transformation architecture for binary- and ternary-weight neural network inference., , , , und . DAC, Seite 137:1-137:6. ACM, (2018)A 2.69 Mbps/mW 1.09 Mbps/kGE Conjugate Gradient-based MMSE Detector for 64-QAM 128×8 Massive MIMO Systems., , , , , und . A-SSCC, Seite 191-194. IEEE, (2018)A Multi-Modal Face Recognition Method Using Complete Local Derivative Patterns and Depth Maps., , , , und . Sensors, 14 (10): 19561-19581 (2014)Aggressive Pipelining of Irregular Applications on Reconfigurable Hardware., , , , , und . ISCA, Seite 575-586. ACM, (2017)Data cache prefetching via context directed pattern matching for coarse-grained reconfigurable arrays., , , und . DAC, Seite 64:1-64:6. ACM, (2016)Polyhedral model based mapping optimization of loop nests for CGRAs., , , und . DAC, Seite 19:1-19:8. ACM, (2013)Energy-aware loops mapping on multi-vdd CGRAs without performance degradation., , , und . ASP-DAC, Seite 312-317. IEEE, (2017)AEPE: An area and power efficient RRAM crossbar-based accelerator for deep CNNs., , , , , , , , , und . NVMSA, Seite 1-6. IEEE, (2017)Memory fartitioning-based modulo scheduling for high-level synthesis., , , , , und . ISCAS, Seite 1-4. IEEE, (2017)