Autor der Publikation

Statistical sensitivity simulation for integrating design and testing of MOSFET integrated circuits.

, , , und . VTS, Seite 104-108. IEEE Computer Society, (1991)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A scalable and reconfigurable in-memory architecture for ternary deep spiking neural network with ReRAM based neurons., und . Neurocomputing, (2020)Analysis and Simulation of Capacitor-Less ReRAM-Based Stochastic Neurons for the in-Memory Spiking Neural Network., und . IEEE Trans. Biomed. Circuits Syst., 12 (5): 1004-1017 (2018)Dynamic Active-bit Detection and Operands Exchange for Designing Energy-aware Asynchronous Multipliers., und . CDES, Seite 218-223. CSREA Press, (2005)Energy-Aware Dual-Rail Bit-Wise Completion Pipelined Arithmetic Circuit Design., und . J. Low Power Electron., 2 (2): 201-216 (2006)Security Protection for Magnetic Tunnel Junction., und . CoRR, (2017)Low-Side GaN Power Device Dynamic Ron Characteristics Under Different Substrate Biases., , , und . IRPS, Seite 1-7. IEEE, (2019)Leveraging Image Representation of Network Traffic Data and Transfer Learning in Botnet Detection., , und . Big Data Cogn. Comput., 2 (4): 37 (2018)NBTI reliability on high-k metal-gate SiGe transistor and circuit performances., , , und . Microelectron. Reliab., 51 (5): 914-918 (2011)Study of performance degradations in DC-DC converter due to hot carrier stress by simulation., , und . Microelectron. Reliab., 46 (9-11): 1840-1843 (2006)Tunnel FET Current Mode Logic for DPA-Resilient Circuit Designs., , , , , und . IEEE Trans. Emerg. Top. Comput., 5 (3): 340-352 (2017)