( en | de | ru )

 

Disambiguierung von "Peng, Xiaochen"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Cryogenic Performance for Compute-in-Memory Based Deep Neural Network Accelerator.

, , , , , und . ISCAS, Seite 1-4. IEEE, (2021)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Xiaochen Hu

Xiaochen Lian

Changgeng Peng

Xiao-Wei Peng

Martin Peng

 

Weitere Publikationen von Autoren mit dem selben Namen

NeuroSim: A Circuit-Level Macro Model for Benchmarking Neuro-Inspired Architectures in Online Learning., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 37 (12): 3067-3080 (2018)Achieving High In Situ Training Accuracy and Energy Efficiency with Analog Non-Volatile Synaptic Devices., , , , und . ACM Trans. Design Autom. Electr. Syst., 27 (4): 37:1-37:19 (2022)Compute-in-Memory: From Device Innovation to 3D System Integration., , , , , , , und . ESSDERC, Seite 21-28. IEEE, (2021)A Runtime Reconfigurable Design of Compute-in-Memory based Hardware Accelerator., , , , und . DATE, Seite 932-937. IEEE, (2021)Benchmark Framework for 2-D/3-D Integrated Compute-in-Memory Based Machine Learning Accelerator.. Georgia Institute of Technology, Atlanta, GA, USA, (2022)base-search.net (ftgeorgiatech:oai:smartech.gatech.edu:1853/66465).XOR-CIM: Compute-In-Memory SRAM Architecture with Embedded XOR Encryption., , , , und . ICCAD, Seite 77:1-77:6. IEEE, (2020)Cryogenic Performance for Compute-in-Memory Based Deep Neural Network Accelerator., , , , , und . ISCAS, Seite 1-4. IEEE, (2021)Overcoming Challenges for Achieving High in-situ Training Accuracy with Emerging Memories., , , , und . DATE, Seite 1025-1030. IEEE, (2020)XNOR-RRAM: A scalable and parallel resistive synaptic architecture for binary neural networks., , , , , und . DATE, Seite 1423-1428. IEEE, (2018)Design Guidelines of RRAM based Neural-Processing-Unit: A Joint Device-Circuit-Algorithm Analysis., , , , , , , und . DAC, Seite 140. ACM, (2019)