Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Synchronization Processor Synthesis for Latency Insensitive Systems., , und . DATE, Seite 896-897. IEEE Computer Society, (2005)C-based rapid prototyping for digital signal processing., , , , , und . EUSIPCO, Seite 1-4. IEEE, (2005)A formal method for hardware IP design and integration under I/O and timing constraints., , , , und . ACM Trans. Embed. Comput. Syst., 5 (1): 29-53 (2006)High-Level Synthesis in Latency Insensitive System Methodology., , , , , und . DSD, Seite 96-101. IEEE Computer Society, (2005)Parallel Deadlock Detection and Recovery for Networks-on-Chip Dedicated to Diffused Computations., und . DSD, Seite 29-36. IEEE Computer Society, (2013)Hardware Discrete Channel Emulator., , , und . HPCS, Seite 452-458. IEEE, (2010)Orcc's compa-backend demonstration., , , , , , , , und . DASIP, Seite 1-2. IEEE, (2014)A Networked, Lightweight and Partially Reconfigurable Platform., , und . ARC, Volume 4943 von Lecture Notes in Computer Science, Seite 314-319. Springer, (2008)Virtual UARTs for Reconfigurable Multi-processor Architectures., , und . IPDPS Workshops, Seite 252-259. IEEE, (2013)Hardware Virtual Components Compliant with Communication System Standards., , , , , , , und . DSD, Seite 88-95. IEEE Computer Society, (2005)