( en | de | ru )

 

Disambiguierung von "Wang, Laung-Terng"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Using Launch-on-Capture for Testing Scan Designs Containing Synchronous and Asynchronous Clock Domains.

, , , , , , , , , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 30 (3): 455-463 (2011)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Andy Ch Laungani

Harn-Jing Terng

Terng-Yaw Lin

Wang Wang

Linfang Wang

Investigation of the functions of 53BP1 in DNA demethylation. Uni Marburg, (2009)
 

Weitere Publikationen von Autoren mit dem selben Namen

Scan Flip-Flop Grouping to Compress Test Data and Compact Test Responses for Launch-on-Capture Delay Testing., , und . ACM Trans. Design Autom. Electr. Syst., 17 (2): 18:1-18:24 (2012)A Novel ATPG Method for Capture Power Reduction during Scan Testing., , , , , , und . IEICE Trans. Inf. Syst., 90-D (9): 1398-1405 (2007)Turbo1500: Core-Based Design for Test and Diagnosis., , , , , , , , , und 5 andere Autor(en). IEEE Des. Test Comput., 26 (1): 26-35 (2009)Self-Testing of Embedded RAMs., und . ITC, Seite 148-156. IEEE Computer Society, (1984)Low-capture-power test generation for scan-based at-speed testing., , , , , , und . ITC, Seite 10. IEEE Computer Society, (2005)CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme for Reducing Yield Loss Risk in At-Speed Scan Testing., , , , , , , und . ATS, Seite 397-402. IEEE Computer Society, (2008)At-Speed Logic BIST for IP Cores., , , , , , , , und . DATE, Seite 860-861. IEEE Computer Society, (2005)Low-Power Scan-Based Built-In Self-Test Based on Weighted Pseudorandom Test Pattern Generation and Reseeding., , und . IEEE Trans. Very Large Scale Integr. Syst., 25 (3): 942-953 (2017)High Launch Switching Activity Reduction in At-Speed Scan Testing Using CTX: A Clock-Gating-Based Test Relaxation and X-Filling Scheme., , , , , , , und . IEICE Trans. Inf. Syst., 93-D (1): 2-9 (2010)VirtualScan: Test Compression Technology Using Combinational Logic and One-Pass ATPG., , , , , , und . IEEE Des. Test Comput., 25 (2): 122-130 (2008)