Autor der Publikation

A Fully Parameterizable Low Power Design of Vector Fused Multiply-Add Using Active Clock-Gating Techniques.

, , , , , und . ISLPED, Seite 362-367. ACM, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Imposing coarse-grained reconfiguration to general purpose processors., , , , , , , und . SAMOS, Seite 42-51. IEEE, (2015)An Integrated Vector-Scalar Design on an In-Order ARM Core., , , , , , und . ACM Trans. Archit. Code Optim., 14 (2): 17:1-17:26 (2017)Joint Circuit-System Design Space Exploration of Multiplier Unit Structure for Energy-Efficient Vector Processors., , , , , , , und . ISVLSI, Seite 19-26. IEEE Computer Society, (2015)Dynamic-vector execution on a general purpose EDGE chip multiprocessor., , , , , , , , und . ICSAMOS, Seite 18-25. IEEE, (2014)Design of energy-efficient vector units for in-order cores.. Polytechnic University of Catalonia, Spain, (2017)POSTER: An Integrated Vector-Scalar Design on an In-order ARM Core., , , , , , und . PACT, Seite 447-448. ACM, (2016)VALib and SimpleVector: tools for rapid initial research on vector architectures., , , , , und . Conf. Computing Frontiers, Seite 7:1-7:10. ACM, (2014)On the selection of adder unit in energy efficient vector processing., , , , , und . ISQED, Seite 143-150. IEEE, (2013)Physical vs. Physically-Aware Estimation Flow: Case Study of Design Space Exploration of Adders., , , , , und . ISVLSI, Seite 118-123. IEEE Computer Society, (2014)A Fully Parameterizable Low Power Design of Vector Fused Multiply-Add Using Active Clock-Gating Techniques., , , , , und . ISLPED, Seite 362-367. ACM, (2016)