( en | de | ru )

 

Disambiguierung von "Geurts, Werner"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Optimal Scheduling and Software Pipelining of Repetitive Signal Flow Graphs with Delay Line Optimization.

, , , und . EDAC-ETC-EUROASIC, Seite 490-494. IEEE Computer Society, (1994)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Jean Geurts

Heinrich Geurts

Jean Geurts

Petra Geurts

Sonja Geurts

 

Weitere Publikationen von Autoren mit dem selben Namen

Optimal Scheduling and Software Pipelining of Repetitive Signal Flow Graphs with Delay Line Optimization., , , und . EDAC-ETC-EUROASIC, Seite 490-494. IEEE Computer Society, (1994)Processor modeling and code selection for retargetable compilation., , , und . ACM Trans. Design Autom. Electr. Syst., 6 (3): 277-307 (2001)Quadratic zero-one programming-based synthesis of application-specific data paths., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 14 (1): 1-11 (1995)Quadratic zero-one programming based synthesis of application specific data paths., , und . ICCAD, Seite 522-525. IEEE Computer Society / ACM, (1993)Time Constrained Allocation and Assignment Techniques for High Throughput Signal Processing., , und . DAC, Seite 124-127. IEEE Computer Society Press, (1992)A heterogeneous many-core platform for experiments on scalable custom interconnects and management of fault and critical events, applied to many-process applications: Vol. II, 2012 technical report., , , , , , , , , und 2 andere Autor(en). CoRR, (2013)Embedded software in real-time signal processing systems: design technologies., , , , , , und . Proc. IEEE, 85 (3): 436-454 (1997)Cathedral-III: Architecture-Driven High-level Synthesis for High Throughput DSP Applications., , , und . DAC, Seite 597-602. ACM, (1991)Loop transformation methodology for fixed-rate video, image and telecom processing applications., , und . ASAP, Seite 427-438. IEEE, (1994)Chess: retargetable code generation for embedded DSP processors., , , , , , und . Code Generation for Embedded Processors, Seite 85-102. Kluwer, (1994)