( en | de | ru )

 

Disambiguierung von "Sakanushi, Keishi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Task Partitioning Oriented Architecture Exploration Method for Dynamic Reconfigurable Architectures.

, , , , und . VLSI-SoC, Seite 290-295. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Keine Personen gefunden für den Autorennamen Sakanushi, Keishi
Eine Person hinzufügen mit dem Namen Sakanushi, Keishi
 

Weitere Publikationen von Autoren mit dem selben Namen

Systematic architecture exploration based on optimistic cycle estimation for low energy embedded processors., , , , , , und . ASP-DAC, Seite 449-454. IEEE, (2009)Enabling RTOS simulation modeling in a system level design language., , , und . ASP-DAC, Seite 936-939. ACM Press, (2005)Electronic triage system for continuously monitoring casualties at disaster scenes., , , , , , , und . J. Ambient Intell. Humaniz. Comput., 4 (5): 547-558 (2013)Recognition of Floorplan by Parametric BSG for Reuse of Layout Design., , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 85-A (4): 872-879 (2002)RTK-Spec TRON: A Simulation Model of an ITRON Based RTOS Kernel in SystemC., , , und . DATE, Seite 554-559. IEEE Computer Society, (2005)A Processor Generation Method from Instruction Behavior Description Based on Specification of Pipeline Stages and Functional Units., , , , und . ASP-DAC, Seite 286-291. IEEE Computer Society, (2007)Towards a Higher Level of Abstraction in Hardware/Software Co-Simulation., , , , und . ICDCS Workshops, Seite 824-830. IEEE Computer Society, (2004)Generation of Pack Instruction Sequence for Media Processors Using Multi-Valued Decision Diagram., , , , , , und . IEICE Trans. Fundam. Electron. Commun. Comput. Sci., 90-A (12): 2800-2809 (2007)Task Partitioning Oriented Architecture Exploration Method for Dynamic Reconfigurable Architectures., , , , und . VLSI-SoC, Seite 290-295. IEEE, (2006)Dynamic Reconfigurable Architecture Exploration based on Parameterized Reconfigurable Processor Model., , , , und . VLSI-SoC (Selected Papers), Volume 249 von IFIP, Seite 357-376. Springer, (2006)