Autor der Publikation

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

Improving DRAM Performance by Parallelizing Refreshes with Accesses., , , , , , und . CoRR, (2017)Improving cache performance using read-write partitioning., , , , und . HPCA, Seite 452-463. IEEE Computer Society, (2014)Improving DRAM performance by parallelizing refreshes with accesses., , , , , , und . HPCA, Seite 356-367. IEEE Computer Society, (2014)Timestamp snooping: an approach for extending SMPs., , , , , , , , , und . ASPLOS, Seite 25-36. ACM Press, (2000)A Case For Asymmetric Processing in Memory., und . IEEE Comput. Archit. Lett., 18 (1): 22-25 (2019)Energy-efficient cache design using variable-strength error-correcting codes., , , , , und . ISCA, Seite 461-472. ACM, (2011)Base-Victim Compression: An Opportunistic Cache Compression Architecture., , und . ISCA, Seite 317-328. IEEE Computer Society, (2016)Adaptive Cache Compression for High-Performance Processors., und . ISCA, Seite 212-223. IEEE Computer Society, (2004)Compresso: Pragmatic Main Memory Compression., , und . MICRO, Seite 546-558. IEEE Computer Society, (2018)Detecting and mitigating data-dependent DRAM failures by exploiting current memory content., , , , , und . MICRO, Seite 27-40. ACM, (2017)