( en | de | ru )

 

Disambiguierung von "Xia, Zhengfan"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Dual-Tap Pipelined-Code-Memory Coded-Exposure-Pixel CMOS Image Sensor for Multi-Exposure Single-Frame Computational Imaging.

, , , , , , , , , , , und . ISSCC, Seite 102-104. IEEE, (2019)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Hong Xia

Zhigao Xia

Ye Xia

Yingbo Xia

Ying Xia

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient and Secure Firmware Update/Rollback Method for Vehicular Devices., , , und . ISPEC, Volume 11125 von Lecture Notes in Computer Science, Seite 455-467. Springer, (2018)39 000-Subexposures/s Dual-ADC CMOS Image Sensor With Dual-Tap Coded-Exposure Pixels for Single-Shot HDR and 3-D Computational Imaging., , , , , , , , , und 8 andere Autor(en). IEEE J. Solid State Circuits, 58 (11): 3150-3163 (November 2023)Dual-Tap Pipelined-Code-Memory Coded-Exposure-Pixel CMOS Image Sensor for Multi-Exposure Single-Frame Computational Imaging., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 102-104. IEEE, (2019)Dual-Tap Computational Photography Image Sensor With Per-Pixel Pipelined Digital Memory for Intra-Frame Coded Multi-Exposure., , , , , , , , , und 3 andere Autor(en). IEEE J. Solid State Circuits, 54 (11): 3191-3202 (2019)A 39, 000 Subexposures/s CMOS Image Sensor with Dual-tap Coded-exposure Data-memory Pixel for Adaptive Single-shot Computational Imaging., , , , , , , , , und 8 andere Autor(en). VLSI Technology and Circuits, Seite 78-79. IEEE, (2022)Asynchronous Domino Logic Pipeline Design Based on Constructed Critical Data Path., , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (4): 619-630 (2015)Dual-rail/single-rail hybrid logic design for high-performance asynchronous circuit., , , und . ISCAS, Seite 3017-3020. IEEE, (2012)Design of High-Performance Asynchronous Pipeline Using Synchronizing Logic Gates., , , und . IEICE Trans. Electron., 95-C (8): 1434-1443 (2012)