( en | de | ru )

 

Disambiguierung von "Hurst, Paul J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Canceling the ISI Due to Finite S/H Bandwidth in a Circular Buffer Forward Equalizer.

, , und . IEEE Trans. Circuits Syst. II Express Briefs, 59-II (3): 188-192 (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Tanja Hurst

Brigitte Hürst

Annette Hurst

Andreas Hurst

Walter Hurst

 

Weitere Publikationen von Autoren mit dem selben Namen

Effect of nonlinearity in the CMFB circuit that uses the differential-difference amplifier., und . ISCAS, IEEE, (2006)A 20-Msample/s switched-capacitor finite-impulse-response filter using a transposed structure., , und . IEEE J. Solid State Circuits, 30 (12): 1350-1356 (Dezember 1995)An analog background calibration technique for time-interleaved analog-to-digital converters., , , und . IEEE J. Solid State Circuits, 33 (12): 1912-1919 (1998)A 35 Mb/s mixed-signal decision-feedback equalizer for disk drives in 2-μm CMOS., , und . IEEE J. Solid State Circuits, 31 (9): 1258-1266 (1996)Analog timing recovery for a noise-predictive decision-feedback equalizer., , und . IEEE J. Solid State Circuits, 38 (2): 338-342 (2003)An analog DFE for disk drives using a mixed-signal integrator., , und . IEEE J. Solid State Circuits, 34 (5): 592-598 (1999)A Passive Switched-Capacitor Finite-Impulse-Response Equalizer., , , und . IEEE J. Solid State Circuits, 42 (2): 400-409 (2007)Background interstage gain calibration technique for pipelined ADCs., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 52-I (1): 32-43 (2005)Digital Background Calibration of a Split Current-Steering DAC., , , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 66-I (8): 2854-2864 (2019)Overcoming the Effect of the Summation-Node Parasitic Pole in an Analog Equalizer., , und . IEEE Trans. Circuits Syst. I Regul. Pap., 59-I (3): 652-663 (2012)