( en | de | ru )

 

Disambiguierung von "Friedman, Daniel J."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Indirect performance sensing for on-chip analog self-healing via Bayesian model fusion.

, , , , , , , , , , , , , und . CICC, Seite 1-4. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Zviel Friedman

Alexander Friedman

Ariell Friedman

Michel Friedman

Daniel J Schad

 

Weitere Publikationen von Autoren mit dem selben Namen

A wide tuning range (1 GHz-to-15 GHz) fractional-N all-digital PLL in 45nm SOI., , , , und . CICC, Seite 431-434. IEEE, (2008)7.2 A 28GHz 32-element phased-array transceiver IC with concurrent dual polarized beams and 1.4 degree beam-steering resolution for 5G communication., , , , , , , , , und 10 andere Autor(en). ISSCC, Seite 128-129. IEEE, (2017)A 1.8 pJ/bit 16×16Gb/s Source-Synchronous Parallel Interface in 32 nm SOI CMOS with Receiver Redundancy for Link Recalibration., , , , , , , , , und . IEEE J. Solid State Circuits, 51 (8): 1744-1755 (2016)SiGe BiCMOS integrated circuits for high-speed serial communication links., , , , , , , , , und 2 andere Autor(en). IBM J. Res. Dev., 47 (2-3): 259-282 (2003)A 0.18-μm SiGe BiCMOS receiver and transmitter chipset for SONET OC-768 transmission systems., , , , und . IEEE J. Solid State Circuits, 38 (12): 2147-2154 (2003)An Integral Path Self-Calibration Scheme for a Dual-Loop PLL., , , , , , , , , und 1 andere Autor(en). IEEE J. Solid State Circuits, 48 (4): 996-1008 (2013)A 10-Gb/s 5-Tap DFE/4-Tap FFE Transceiver in 90-nm CMOS Technology., , , , , , , , , und 5 andere Autor(en). IEEE J. Solid State Circuits, 41 (12): 2885-2900 (2006)Indirect Performance Sensing for On-Chip Self-Healing of Analog and RF Circuits., , , , , , , , , und 4 andere Autor(en). IEEE Trans. Circuits Syst. I Regul. Pap., 61-I (8): 2243-2252 (2014)Ultra-low-power analog design.. ISSCC, Seite 526-527. IEEE, (2017)All-Digital Dynamic Self-Detection and Self-Compensation of Static Phase Offsets in Charge-Pump PLLs., , , und . ISSCC, Seite 176-595. IEEE, (2007)