( en | de | ru )

 

Disambiguierung von "Moriwaki, Shinichi"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
60% Cycle time acceleration, 55% energy reduction, 32Kbit SRAM by auto-selective boost (ASB) scheme for slow memory cells in random variations.

, , , , , und . ESSCIRC, Seite 317-320. IEEE, (2012)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shinichi Kotabe

 

Weitere Publikationen von Autoren mit dem selben Namen

0.5-V, 150-MHz, bulk-CMOS SRAM with suspended bit-line read scheme., , , , und . ESSCIRC, Seite 354-357. IEEE, (2010)A 13.8pJ/Access/Mbit SRAM with charge collector circuits for effective use of non-selected bit line charges., , , , , , und . VLSIC, Seite 60-61. IEEE, (2012)60% Cycle time acceleration, 55% energy reduction, 32Kbit SRAM by auto-selective boost (ASB) scheme for slow memory cells in random variations., , , , , und . ESSCIRC, Seite 317-320. IEEE, (2012)Energy efficiency degradation caused by random variation in low-voltage SRAM and 26% energy reduction by Bitline Amplitude Limiting (BAL) scheme., , , und . A-SSCC, Seite 165-168. IEEE, (2011)Highly Energy-Efficient SRAM With Hierarchical Bit Line Charge-Sharing Method Using Non-Selected Bit Line Charges., , , , , , und . IEEE J. Solid State Circuits, 48 (4): 924-931 (2013)0.4V SRAM with bit line swing suppression charge share hierarchical bit line scheme., , , , und . CICC, Seite 1-4. IEEE, (2011)A 40-nm 256-Kb Sub-10 pJ/Access 8t SRAM with read bitline amplitude limiting (RBAL) scheme., , , , , , , , , und . ISLPED, Seite 85-90. ACM, (2012)