( en | de | ru )

 

Disambiguierung von "Soudris, Dimitrios"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Accuracy of Quasi-Monte Carlo technique in failure probability estimations.

, , , , und . ICICDT, Seite 1-4. IEEE, (2016)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Dimitrios Karantonis

Dimitrios Koulousakis

Dimitrios Repantis

Dimitrios Parashu

Dimitrios Papasotiriou

 

Weitere Publikationen von Autoren mit dem selben Namen

Trading Fault-Masking with Performance Overhead for FPGAs., und . ARCS Workshops, VDE-Verlag, (2011)Accuracy of Quasi-Monte Carlo technique in failure probability estimations., , , , und . ICICDT, Seite 1-4. IEEE, (2016)Understanding timing impact of BTI/RTN with massively threaded atomistic transient simulations., , , , und . ICICDT, Seite 1-4. IEEE, (2014)On the implementation of a baseband processor for a portable dual mode DECT/GSM terminal., , , und . ISCAS (4), Seite 334-337. IEEE, (2001)A reusable IP FFT core for DSP applications., , , , , , und . ISCAS (3), Seite 621-624. IEEE, (2004)Memory power optimization of hardware implementations of multimedia applications onto FPGA platforms., , und . J. Embed. Comput., 1 (3): 353-362 (2005)A Framework for Interconnection-Aware Domain-Specific Many-Accelerator Synthesis., , , , und . ACM Trans. Embed. Comput. Syst., 16 (1): 8:1-8:26 (2016)A Methodology for Alleviating the Performance Degradation of TMR Solutions., und . IEEE Embed. Syst. Lett., 2 (4): 111-114 (2010)Systematic methodology for designing low power direct digital frequency synthesisers., , , und . IET Circuits Devices Syst., 1 (4): 293-304 (2007)A combined DMA and application-specific prefetching approach for tackling the memory latency bottleneck., , , , , und . IEEE Trans. Very Large Scale Integr. Syst., 14 (3): 279-291 (2006)