( en | de | ru )

 

Disambiguierung von "Bhoj, Ajay N."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Die-level leakage power analysis of FinFET circuits considering process variations.

, , und . ISQED, Seite 347-355. IEEE, (2010)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

n n n

Ajay Chavan

Godwin Olu Ajayi

Sanjay Bhojwani

Monika Bhojwani

 

Weitere Publikationen von Autoren mit dem selben Namen

Efficient Methodologies for 3-D TCAD Modeling of Emerging Devices and Circuits., , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (1): 47-58 (2013)Design of ultra-low-leakage logic gates and flip-flops in high-performance FinFET technology., und . ISQED, Seite 695-702. IEEE, (2011)Pragmatic design of gated-diode FinFET DRAMs., und . ICCD, Seite 390-397. IEEE Computer Society, (2009)Super Fast Physics-Based Methodology for Accurate Memory Yield Prediction., , , , , , , , , und 2 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 23 (3): 534-543 (2015)3-D-TCAD-Based Parasitic Capacitance Extraction for Emerging Multigate Devices and Circuits., , und . IEEE Trans. Very Large Scale Integr. Syst., 21 (11): 2094-2105 (2013)Fast FinFET Device Simulation under Process-Voltage Variations Using an Assisted Speed-Up Mechanism., , , und . VLSID, Seite 300-305. IEEE Computer Society, (2016)Die-level leakage power analysis of FinFET circuits considering process variations., , und . ISQED, Seite 347-355. IEEE, (2010)Gated-diode FinFET DRAMs: Device and circuit design-considerations., und . JETC, 6 (4): 12:1-12:32 (2010)Fault modeling for FinFET circuits., , und . NANOARCH, Seite 41-46. IEEE Computer Society, (2010)Design of Efficient Content Addressable Memories in High-Performance FinFET Technology., , und . IEEE Trans. Very Large Scale Integr. Syst., 23 (5): 963-967 (2015)