( en | de | ru )

 

Disambiguierung von "Byun, Gyungsu"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Reevaluating the latency claims of 3D stacked memories.

, , , , , , und . ASP-DAC, Seite 657-662. IEEE, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Cheol-Woong Byun

Youngjin Byun

Sangwon Byun

Woo-Hyuk Byun

Tae-Gang Byun

 

Weitere Publikationen von Autoren mit dem selben Namen

An 8Gb/s/pin 4pJ/b/pin Single-T-Line dual (base+RF) band simultaneous bidirectional mobile memory I/O interface with inter-channel interference suppression., , , , , , , und . ISSCC, Seite 50-52. IEEE, (2012)An Energy-Efficient and High-Speed Mobile Memory I/O Interface Using Simultaneous Bi-Directional Dual (Base+RF)-Band Signaling., , , , und . IEEE J. Solid State Circuits, 47 (1): 117-130 (2012)Analysis of Noncoherent ASK Modulation-Based RF-Interconnect for Memory Interface., , , , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 2 (2): 200-209 (2012)Utilizing Radio-Frequency Interconnect for a Many-DIMM DRAM System., , , , , und . IEEE J. Emerg. Sel. Topics Circuits Syst., 2 (2): 210-227 (2012)A Low-Overhead and Low-Power RF Transceiver for Short-Distance On- and Off-Chip Interconnects., , und . IEICE Trans. Electron., 94-C (5): 854-857 (2011)An 8.4Gb/s 2.5pJ/b mobile memory I/O interface using simultaneous bidirectional Dual (Base+RF) band signaling., , , , , , , , , und . ISSCC, Seite 488-490. IEEE, (2011)Utilizing RF-I and intelligent scheduling for better throughput/watt in a mobile GPU memory system., , , , und . ACM Trans. Archit. Code Optim., 8 (4): 51:1-51:19 (2012)The DIMM tree architecture: A high bandwidth and scalable memory system., , , , , und . ICCD, Seite 388-395. IEEE Computer Society, (2011)Alloy: Parallel-serial memory channel architecture for single-chip heterogeneous processor systems., , , , und . HPCA, Seite 296-308. IEEE Computer Society, (2015)