( en | de | ru )

 

Disambiguierung von "Bowman, Keith A."

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Gigascale integration (GSI) interconnect limits and n-tier multilevel interconnect architectural solutions (discussion session).

, , , und . SLIP, Seite 147-148. ACM, (2000)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Brady Bowman

Benjamin Bowman

Howard Bowman

Caren Christine Keith

Jon Franz Keith

 

Weitere Publikationen von Autoren mit dem selben Namen

A Unified Clock and Switched-Capacitor-Based Power Delivery Architecture for Variation Tolerance in Low-Voltage SoC Domains., , , , , , , und . IEEE J. Solid State Circuits, 54 (4): 1173-1184 (2019)A 7nm All-Digital Unified Voltage and Frequency Regulator Based on a High-Bandwidth 2-Phase Buck Converter with Package Inductors., , , , , , , , , und 4 andere Autor(en). ISSCC, Seite 316-318. IEEE, (2019)Within-die variation-aware dynamic-voltage-frequency scaling core mapping and thread hopping for an 80-core processor., , , , , , , , , und 2 andere Autor(en). ISSCC, Seite 174-175. IEEE, (2010)Circuit techniques for dynamic variation tolerance., , , , , , und . DAC, Seite 4-7. ACM, (2009)An All-Digital Unified Clock Frequency and Switched-Capacitor Voltage Regulator for Variation Tolerance in a Sub-Threshold ARM Cortex M0 Processor., , , , , , , und . VLSI Circuits, Seite 65-66. IEEE, (2018)Welcome to ISQED 2013., , , , , , , und . ISQED, IEEE, (2013)Resilient microprocessor design for high performance & energy efficiency., , , , , , , , , und 1 andere Autor(en). ISLPED, Seite 355-356. ACM, (2010)Resilient design in scaled CMOS for energy efficiency., , , , , , , , , und 2 andere Autor(en). ASP-DAC, Seite 625. IEEE, (2010)Within-Die Variation-Aware Dynamic-Voltage-Frequency-Scaling With Optimal Core Allocation and Thread Hopping for the 80-Core TeraFLOPS Processor., , , , , , , , , und 2 andere Autor(en). IEEE J. Solid State Circuits, 46 (1): 184-193 (2011)A Proactive Voltage-Droop-Mitigation System in a 7nm Hexagon™ Processor., , , und . VLSI Circuits, Seite 1-2. IEEE, (2020)