Autor der Publikation

Self-Heating in iN8-iN2 CMOS Logic Cells: Thermal Impact of Architecture (FinFET, Nanosheet, Forksheet and CFET) and Scaling Boosters.

, , , , , , und . VLSI Technology and Circuits, Seite 371-372. IEEE, (2022)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

A Physically Unclonable Function with 0% BER Using Soft Oxide Breakdown in 40nm CMOS., , , , , und . A-SSCC, Seite 157-160. IEEE, (2018)Characterization of time-dependent variability using 32k transistor arrays in an advanced HK/MG technology., , , , , , , , , und . IRPS, Seite 3. IEEE, (2015)A BSIM-Based Predictive Hot-Carrier Aging Compact Model., , , , , , , , , und . IRPS, Seite 1-9. IEEE, (2021)The properties, effect and extraction of localized defect profiles from degraded FET characteristics., , , , , , , , , und 1 andere Autor(en). IRPS, Seite 1-7. IEEE, (2021)The defect-centric perspective of device and circuit reliability - From individual defects to circuits., , , , , , , , , und 5 andere Autor(en). ESSDERC, Seite 218-225. IEEE, (2015)A brief overview of gate oxide defect properties and their relation to MOSFET instabilities and device and circuit time-dependent variability., , , , , , , , , und 4 andere Autor(en). Microelectron. Reliab., (2018)Investigating Nanowire, Nanosheet and Forksheet FET Hot-Carrier Reliability via TCAD Simulations: Invited Paper., , , , , , , , und . IRPS, Seite 1-10. IEEE, (2023)Improving the Tamper-Aware Odometer Concept by Enhancing Dynamic Stress Operation., , , , , und . IRPS, Seite 1-9. IEEE, (2023)Simulation Comparison of Hot-Carrier Degradation in Nanowire, Nanosheet and Forksheet FETs., , , , , , , , , und . IRPS, Seite 6. IEEE, (2022)Temperature Dependent Mismatch and Variability in a Cryo-CMOS Array with 30k Transistors., , , , , , , , , und 2 andere Autor(en). IRPS, Seite 10. IEEE, (2022)