( en | de | ru )

 

Disambiguierung von "Shiratake, Shinichiro"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
A 64Mb Chain FeRAM with Quad-BL Architecture and 200MB/s Burst Mode.

, , , , , , , , , , , , , , und . ISSCC, Seite 459-466. IEEE, (2006)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Shinichiro Nishizawa

Shinichiro Matsunaga

Shinichiro Kotsuka

 

Weitere Publikationen von Autoren mit dem selben Namen

Session 24 Overview: Advanced Embedded Memories Memory Subcommittee., , und . ISSCC, Seite 332-333. IEEE, (2021)Session 30 overview: Emerging memories: Memory and technology directions subcommittees., , , und . ISSCC, Seite 476-477. IEEE, (2018)A 64Mb Chain FeRAM with Quad-BL Architecture and 200MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). ISSCC, Seite 459-466. IEEE, (2006)A 64-Mb Chain FeRAM With Quad BL Architecture and 200 MB/s Burst Mode., , , , , , , , , und 5 andere Autor(en). IEEE Trans. Very Large Scale Integr. Syst., 18 (12): 1745-1752 (2010)A 1.6GB/s DDR2 128Mb chain FeRAM with scalable octal bitline and sensing schemes., , , , , , , , , und 23 andere Autor(en). ISSCC, Seite 464-465. IEEE, (2009)SE1: What Technologies Will Shape the Future of Computing?, , , , , , , , , und . ISSCC, Seite 537-538. IEEE, (2021)A Scalable Shield-Bitline-Overdrive Technique for Sub-1.5 V Chain FeRAMs., , , , , , , , , und 9 andere Autor(en). IEEE J. Solid State Circuits, 46 (9): 2171-2179 (2011)Low-power design methodology for module-wise dynamic voltage and frequency scaling with dynamic de-skewing systems., , , , , , und . ASP-DAC, Seite 533-540. IEEE, (2006)F3: Beyond the horizon of conventional computing: From deep learning to neuromorphic systems., , , , , und . ISSCC, Seite 506-508. IEEE, (2017)Session 30 Overview: Non-Volatile Memories Memory Subcommittee., , und . ISSCC, Seite 420-421. IEEE, (2021)