( en | de | ru )

 

Disambiguierung von "Li, James Chien-Mo"

Autor der Publikation

KopierenLöschenDiese Publikation zur Ablage hinzufügen
Test Generation of Path Delay Faults Induced by Defects in Power TSV.

, , , , , und . Asian Test Symposium, Seite 43-48. IEEE Computer Society, (2013)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

Chen-Chien Li

Chien-Kang Li

Michael James

Audrein James

Chieh Chien

 

Weitere Publikationen von Autoren mit dem selben Namen

GPU-based n-detect transition fault ATPG., , und . DAC, Seite 28:1-28:8. ACM, (2013)An At-Speed Test Technique for High-Speed High-order Adder by a 6.4-GHz 64-bit Domino Adder Example., , , und . IEEE Trans. Circuits Syst. I Regul. Pap., 59-I (8): 1644-1655 (2012)GPU-based timing-aware test generation for small delay defects., , , , , und . ETS, Seite 1-2. IEEE, (2014)Compact Test Pattern Selection for Small Delay Defect., , , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 32 (6): 971-975 (2013)Diagnosis of Multiple Scan Chain Timing Faults., , , und . IEEE Trans. Comput. Aided Des. Integr. Circuits Syst., 27 (6): 1104-1116 (2008)Clock-Less DFT and BIST for Dual-Rail Asynchronous Circuits., , , , , , und . J. Electron. Test., 37 (4): 453-471 (2021)Diagnosis of Systematic Delay Failures Through Subset Relationship Analysis., , , , , und . ITC, Seite 293-302. IEEE, (2023)ML-Assisted VminBinning with Multiple Guard Bands for Low Power Consumption., , , , , und . ITC, Seite 213-218. IEEE, (2022)Chip Performance Prediction Using Machine Learning Techniques., , , , , und . VLSI-DAT, Seite 1-4. IEEE, (2021)Column parity and row selection (CPRS): a BIST diagnosis technique for multiple errors in multiple scan chains., und . ITC, Seite 9. IEEE Computer Society, (2005)