Autor der Publikation

Multiple-lifting scheme: memory-efficient VLSI implementation for line-based 2-D DWT.

, , , , und . ISCAS (5), Seite 5190-5193. IEEE, (2005)

Bitte wählen Sie eine Person um die Publikation zuzuordnen

Um zwischen Personen mit demselben Namen zu unterscheiden, wird der akademische Grad und der Titel einer wichtigen Publikation angezeigt. Zudem lassen sich über den Button neben dem Namen einige der Person bereits zugeordnete Publikationen anzeigen.

 

Weitere Publikationen von Autoren mit dem selben Namen

iVisual: an intelligent visual sensor SoC with 2790fps CMOS image sensor and 205GOPS/W vision processor., , , , und . DAC, Seite 90-95. ACM, (2008)Memory Efficient JPEG 2000 Architecture With Stripe Pipeline Scheduling., , , und . IEEE Trans. Signal Process., 54 (12): 4807-4816 (2006)Precompression Quality-Control Algorithm for JPEG 2000., , , , und . IEEE Trans. Image Processing, 15 (11): 3279-3293 (2006)iVisual: An Intelligent Visual Sensor SoC With 2790 fps CMOS Image Sensor and 205 GOPS/W Vision Processor., , , und . IEEE J. Solid State Circuits, 44 (1): 127-135 (2009)124 MSamples/s Pixel-Pipelined Motion-JPEG 2000 Codec Without Tile Memory., , , , und . IEEE Trans. Circuits Syst. Video Techn., 17 (4): 398-406 (2007)On-Chip Memory Optimization Scheme for VLSI Implementation of Line-Based Two-Dimentional Discrete Wavelet Transform., , , , und . IEEE Trans. Circuits Syst. Video Techn., 17 (7): 814-822 (2007)Design and Implementation of JPEG 2000 Codec with Bit-Plane Scalable Architecture., , , , und . SiPS, Seite 428-433. IEEE, (2006)Multimode Embedded Compression Codec Engine for Power-Aware Video Coding System., , und . IEEE Trans. Circuits Syst. Video Techn., 19 (2): 141-150 (2009)Diastolic arrays: throughput-driven reconfigurable computing., , , , und . ICCAD, Seite 457-464. IEEE Computer Society, (2008)Application Layer Error Correction Scheme for Video Header Protection on Wireless Network., , , , , und . ISM, Seite 499-505. IEEE Computer Society, (2005)